有人用LATTICE的ISPLEVER吗
2021-10-15 11:33
- FPGA论坛
- 9
- 4527
win7 64 支持
Spartan 3E的HSWAP管脚的用法及意义
2014-7-7 21:52
- FPGA论坛
- 2
- 1498
看看手册，里面说了
一个很基础的关于reg存储器的问题
2014-6-29 10:57
- FPGA论坛
- 3
- 1170
这个问题主要看你用的片子，还有综合器的设置。有的软件可以将多维向量综合为存储器，有的只能综合为reg阵 ...
关于编码规范里不允许用锁存器
2014-6-30 18:28
- FPGA论坛
- 3
- 1867
latch会产生时序问题，最好不要用latch
CPLD/FPGA上电初始时IO口的状态是怎么样的
2014-6-29 09:47
- FPGA论坛
- 8
- 4705
在上电或者配置阶段，xilinx的FPGA是可以控制所有IO的上下拉状态的。HSWAPEN就可以控制。 ...
问一个基础问题，关于reg
2014-6-11 14:23
- FPGA论坛
- 4
- 993
基础语法
串口通信的大家走一走瞧一瞧哈，及需解决
2014-6-3 08:48
- FPGA论坛
- 23
- 2974
picoblaze不算ip核，他是提供源代码的，可以直接修改
是的，fifo深度很浅，为的是减少逻辑占用。可以手动把fifo改一下
xilinx picoblaze 中就有uart的程序
xilinx的iMPACT 工具软件可单独下载安装吗？？？
2018-4-24 10:41
- FPGA论坛
- 9
- 13887
我之前的经验，下载需要把整个ise的安装包都下下来，可以单独安装impact软件 ...
verilog能生产这么快速执行的代码么
2014-6-6 15:02
- FPGA论坛
- 8
- 1425
你的意思是不是频率太高了，导致时序不满足了
感谢kaiseradler，帮我解决了spartan6的配置问题，与诸位分享
2015-12-17 10:03
- FPGA论坛
- 13
- 4188
你好，你很棒
请教大家，cylone4的芯片最高可以倍频到多少频率？
2014-5-7 12:42
- FPGA论坛
- 11
- 11191
没错，频率上升到一定数值之后，只能走局部走线，用于接口部分
SPARTAN6 pll 可以输出的最大频率 1080MHz
如何使用xilinx的MIG
2014-5-30 22:13
- FPGA论坛
- 5
- 1586
还是要多看看ug，这个是最重要的，配合仿真调试
最好看看ip中的example design
quartussII 时序仿真出错
2014-7-2 14:13
- FPGA论坛
- 2
- 6754
错误信息的内容，应该是找不到SDF文件
Xilinx 高有效复位 or 低有效复位？
2014-6-28 20:10
- FPGA论坛
- 5
- 1558
xilinx的FPGA的FF都是高复位，所以，最好使用高复位设计
关于Xilixn V6 调试DDR3的Slack 为负数的解决办法，一起讨论
2014-6-26 09:03
- FPGA论坛
- 2
- 2026
你可以把时序出问题的关键路径信息贴出来看看
verilog初始化问题
2014-7-11 12:00
- FPGA论坛
- 6
- 1154
你看一下综合的电路图，是不是吧rst当做时钟用了
2
3
近期访客