21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › 在CPLD内实现对某一电平延时2us问题
返回列表 发新帖我要提问

[CPLD] 在CPLD内实现对某一电平延时2us问题

[复制链接]
1517|3
 楼主| 麟凤龟龙 发表于 2015-8-5 11:10 | 显示全部楼层 |阅读模式
CPLD, PLD, 电平, PWM, PWM波
本帖最后由 麟凤龟龙 于 2016-10-6 20:58 编辑

说明：现在一对互补的PWM波形，保持一路波形不变，对另一路PWM波行实现，由低电平变换为高电平时没有延时，由高电平变换为低电平时延时2us。

本帖子中包含更多资源

您需要 登录 才可以下载或查看，没有账号？注册

×
回复

收藏 举报

相关帖子
yixiupu0 发表于 2015-8-5 14:46 | 显示全部楼层
如果没理解错你的意思的话：把原波形涉后2us，再与原波形相OR不就行了吗?
回复

收藏 举报

评论

麟凤龟龙
也是一种方法，很有新意，我试一下 啊 谢谢  发表于 2015-8-5 17:07
 楼主| 麟凤龟龙 发表于 2015-8-5 17:08 | 显示全部楼层
yixiupu0 发表于 2015-8-5 14:46
如果没理解错你的意思的话：把原波形涉后2us，再与原波形相OR不就行了吗?

写到点评里面了，哈哈
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

麟凤龟龙

55

主题

166

帖子

6

粉丝
快速回复 在线客服 返回列表 返回顶部