[ZLG-MCU] 关于GPIO Open Drain

[复制链接]
2753|0
 楼主| kilby 发表于 2008-8-12 23:33 | 显示全部楼层 |阅读模式
由于LM3S811高电平输出为3.3V,而外设需要5V的接口,我考虑使用open&nbsp;drain,但是实验结果却不尽人意。<br /><br />我分别尝试上拉电阻的阻值为1k,3.3k,10k,对应的输出低电平分别为0.58v,0.12v,0.05v,输出的高电平分别为4.2v,&nbsp;4.0v,&nbsp;3.87v。虽然我最终选了3.3v来与外设接口并可以成功实现通讯,我想知道的是,有无可能通过选取合适的电阻和内部设定,使接口可以低电平输出小于0.1v,而高电平输出高于4.5v?<br /><br />不知大家有无可靠的方案?(电平转换芯片就不用提醒了)<br />
您需要登录后才可以回帖 登录 | 注册

本版积分规则

6

主题

11

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部