上拉至高电平的I/0口一配置为开漏输出就被拉低

发表于 2008-9-11 17:41

我的几个I/0上拉2.3K的电阻到高电平,

但程序一旦执行到配置这些I/O为开漏输出,就将电平拉低了.

这是什么原因呢?

发表于 2008-9-11 20:46

有几块(少数)芯片，开漏输出控制LED，发现开漏了还能吸收电流，LED微亮。芯片引脚补焊一下就好了(LED不量)，过一段时间(几分钟)同一块板时间又出现这个问题(LED慢慢变亮)。出问题的引脚都是PA14，PA15也同样方式控制LED，缺没有发生过一次问题。SWJ_JTAG接口已经关闭。
其他几块芯片没有这个问题。

上拉至高电平的I/0口一配置为开漏输出就被拉低

相关帖子

我这里也法相这个问题

浏览过的版块

技术领袖奖章

精英会员奖章

奔腾之江水

十世金身