21ic电子技术开发论坛 › 已关闭版块 › ZLG › igloo的全局时钟输入管脚？
返回列表 发新帖我要提问

[Actel FPGA] igloo的全局时钟输入管脚？

[复制链接]
2788|5
 楼主| agloo 发表于 2009-1-29 06:08 | 显示全部楼层 |阅读模式
时钟, 管脚, IO, ip, pi
datasheet的pin&nbsp;description里似乎没有提到全局时钟应该从哪里输入。是不是只要是Gxxxx的管脚，比如说GAA0，都可以作为时钟输入？<br />另外，如果要使用片内的PLL，这个时钟又应该从哪里输入？谢谢。
回复

收藏 举报

相关帖子
yelinggtx 发表于 2009-2-3 19:59 | 显示全部楼层

re

Actel&nbsp;FPGA的全局引脚分为片上全局和象限全局，一般将时钟引脚接到片上全局引脚，而你所说的带G的管脚也包括象限全局，所以如果要接时钟引脚可以将其接到GCxxx或GFxxx（片上全局）脚上；至于要使用片内PLL，你只需将时钟引脚连到片上全局，在Libero环境中进行相应设置即可使用。
回复

收藏 举报

 楼主| agloo 发表于 2009-2-4 14:05 | 显示全部楼层

谢谢回答。

就是说GCxxx和GFxxx都是片上全局管脚，而其它的Gxxxx都是象限全局的？
回复

收藏 举报

yelinggtx 发表于 2009-2-5 18:57 | 显示全部楼层

re

是的
回复

收藏 举报

 楼主| agloo 发表于 2009-2-6 13:23 | 显示全部楼层

多谢

  
回复

收藏 举报

linux123 发表于 2009-2-25 09:43 | 显示全部楼层

什么也不会，看不是很明白哦

  
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

agloo

8

主题

20

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部