SDRAM布线的走线等长问题

发表于 2009-11-2 11:36

普通的SDR SDRAM，133MHz, 地址线，数据线，控制线，时钟线应该如何处理等长？

依据是什么？谢谢大家了

发表于 2009-11-3 08:26

蛇形走线即可

发表于 2009-11-3 14:54

我博客里写了点个人的理解，大家批评指正
http://blog.sina.com.cn/s/blog_5fe66f090100fa2s.html

发表于 2009-11-3 16:08

拿份SDRAM design guide看看。
数据一类，控制+地址一类，时钟，要求不一样。
sdram要求不是很严格。一般问题不大。

发表于 2009-11-3 18:57

时钟线和数据线组间有等长要求吗?

发表于 2009-11-5 15:22

要看跑多快的速度，有过失败的经历……不堪回首……
最好还是要等长。

发表于 2009-11-6 20:33

楼上能否将经验共享?谢谢

发表于 2009-11-6 22:28

本帖最后由 pk.kong 于 2009-11-6 22:34 编辑

re：6L
请问sdram最快能跑多快？如果你有过失败经历，估计现在还不明白原因。
全部等长固然可以，这个的耗费多少时间精力，甚至要增加pcb设计费用。
对sdram要求确实不高，控制线和地址线在500mil内，
数据线也是。地址和数据间不用考虑等长问题。
最好是找份设计手册看。

发表于 2009-11-8 12:14

楼上指的是否是：
时钟，控制线和地址线走一组，数据线DQM,DQS走一组，组之间长度相差500mil（12.7mm）之内？

发表于 2009-11-10 14:52

那是我第一次布ARM板，我也是为了看一下不等长布线会不会带来多少影响，时钟也只是133M，不是我调试的，我只是布线。后来调出来结果是时钟频率上不去，好像说只能跑10多M。不过SDRAM是离ARM远了一点，可能布线差距也超过了0.5inch，所以……如果还有下次，我会学着开发板那样正反贴，或者尽量靠近主控芯片。一般就不会有问题了。

发表于 2009-11-10 14:52

那是我第一次布ARM板，我也是为了看一下不等长布线会不会带来多少影响，时钟也只是133M，不是我调试的，我只是布线。后来调出来结果是时钟频率上不去，好像说只能跑10多M。不过SDRAM是离ARM远了一点，可能布线差距也超过了0.5inch，所以……如果还有下次，我会学着开发板那样正反贴，或者尽量靠近主控芯片。一般就不会有问题了。

发表于 2009-11-11 14:14

我看教材写的挺简单,cadence.先预布线.然后选一个合适的长度,自动蛇形.最后调整一下等长值优化布线

发表于 2009-11-11 18:14

布蛇形线不是一件容易的事情，空间不够布不下，空间太大，线又长了

我布DDR部分，整整忙活了6个小时

发表于 2009-11-11 23:08

在成本时间各方面考量，尽量做到误差最小吧
我们能做的就是这些，理论计算始终是理论

发表于 2009-11-11 23:10

不过话说回来
速度快的如FSB DDR，差个几十mils肯定是没有问题的
但是我们对layout提的要求都是10mils之内，哈哈

发表于 2011-10-31 10:27

mark

发表于 2011-10-31 21:07

随便步不用等长都可以。。

SDRAM布线的走线等长问题

相关帖子

浏览过的版块

社区建设奖章

涓涓之细流

常驻人口

技术奇才奖章

湍急之河流

突出贡献奖章

七世轮回

技术导师奖章

技术领袖奖章

荣誉元老奖章

坚毅之洋流

十世金身

核心会员奖章

缘定三生

欢快之小溪

伴坛终老

技术高手奖章