2812仿真的时候倍频产生的时钟频率不对

[复制链接]
943|6
 楼主| zhaoxqi 发表于 2016-9-25 19:06 | 显示全部楼层 |阅读模式
2812仿真的时候倍频产生的时钟频率不对
shimx 发表于 2016-9-25 19:07 | 显示全部楼层
楼主程序可以公开吗?贴程序看下吧,这么说看不出什么原因
 楼主| zhaoxqi 发表于 2016-9-25 19:08 | 显示全部楼层
程序如下:

void InitSysCtrl(void)
{
    Uint16 i;
    EALLOW;
   
    DevEmuRegs.M0RAMDFT = 0x0300;
    DevEmuRegs.M1RAMDFT = 0x0300;
    DevEmuRegs.L0RAMDFT = 0x0300;
    DevEmuRegs.L1RAMDFT = 0x0300;
    DevEmuRegs.H0RAMDFT = 0x0300;
   
            
// Disable watchdog module
    SysCtrlRegs.WDCR= 0x0068;

// Initalize PLL
    SysCtrlRegs.PLLCR = 0xA;
    // Wait for PLL to lock
    for(i= 0; i< 5000; i++){}
        
// HISPCP/LOSPCP prescale register settings, normally it will be set to default values
    SysCtrlRegs.HISPCP.all = 0x0001;
    SysCtrlRegs.LOSPCP.all = 0x0002;        
// Peripheral clock enables set for the selected peripherals.   
    SysCtrlRegs.PCLKCR.bit.EVAENCLK=1;
    SysCtrlRegs.PCLKCR.bit.EVBENCLK=1;
    SysCtrlRegs.PCLKCR.bit.SCIENCLKA=1;
    SysCtrlRegs.PCLKCR.bit.SCIENCLKB=1;
                                 
    EDIS;
         
}

产生的时钟频率不对

XPLLDIS脚(140脚)通过一5K电阻连到VCC
不知道是什么问题
jiaxw 发表于 2016-9-25 19:13 | 显示全部楼层
记不清了XPLLDIS是上拉还是下拉使能PLL
spark周 发表于 2016-9-25 19:15 | 显示全部楼层
应该是上拉   从你的配置看   如果外部晶振是30M
liliang9554 发表于 2016-9-25 20:52 | 显示全部楼层
HCLK=150M   LCLK=75M
 楼主| zhaoxqi 发表于 2016-9-25 20:53 | 显示全部楼层
嗯,我再好好缕一缕吧,有了好消息及时通知大家,结贴喽
您需要登录后才可以回帖 登录 | 注册

本版积分规则

808

主题

10636

帖子

4

粉丝
快速回复 在线客服 返回列表 返回顶部