21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › Verilog不能合成MOS开关门原语
返回列表 发新帖我要提问

[verilog] Verilog不能合成MOS开关门原语

[复制链接]
1311|0
 楼主| 平漂流 发表于 2017-6-3 15:59 | 显示全部楼层 |阅读模式
verilog, mos开关, Quartus, quartusII, UART
如图，在书上看到的一个小例程，然后用quartusii V14.1对其进行综合，显示Verilog不能合成MOS开关门原语。这段代码是在康华光的第五版的数电上看到的啊，为什么不能综合？

本帖子中包含更多资源

您需要 登录 才可以下载或查看，没有账号？注册

×
回复

收藏 举报

相关帖子
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

平漂流

53

主题

222

帖子

8

粉丝
快速回复 在线客服 返回列表 返回顶部