21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › 生成Qsys系统之后，没有reset输入口？
返回列表 发新帖我要提问

[FPGA] 生成Qsys系统之后，没有reset输入口？

[复制链接]
1029|0
 楼主| zpccx 发表于 2017-9-6 10:47 | 显示全部楼层 |阅读模式
Reset, AC, 控制器, 硬件, verilo
自定义了一个求两个数字a，b的最大公约数的硬件算法，然后用avalon MM 从设备接口连接到Qsys系统上，
系统包括了：
一个clk核，
一个Nios II standard核
一个DDR2控制器
一个sysID核
一个JtagUART核

以及 一个自定义的求最大公约数核。如下图所示




连接完成之后，生成Verilog以及bsf文件  都没有reset输入（如下图），求解这是为什么，我记得原来是好好的

本帖子中包含更多资源

您需要 登录 才可以下载或查看，没有账号？注册

×
回复

收藏 举报

相关帖子
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

zpccx

10

主题

18

帖子

1

粉丝
快速回复 在线客服 返回列表 返回顶部