21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › cpld能传输时钟吗，该怎么弄啊？
返回列表 发新帖我要提问

cpld能传输时钟吗，该怎么弄啊？

[复制链接]
4424|5
 楼主| neuhalo 发表于 2011-3-18 14:14 | 显示全部楼层 |阅读模式
CPLD, 时钟, IO, 信号, 时钟信号
现在有一个功能要求50MHz的时钟信号从cpld的一个IO输入，另一个IO输出，中间不做控制，cpld只起到直连的作用，现在直接简单的把两个IO连起来，时钟信号无法输出，请问正确的做法是怎么样的，需要外接高频晶振采样然后再输出吗，刚研究cpld，请帮帮忙吧，谢谢了！
回复

收藏 举报

相关帖子
dqyubsh 发表于 2011-3-19 11:40 | 显示全部楼层
一般接在CLK管脚。你怎么量的，多少兆的示波器？
回复

收藏 举报

sxhhhjicbb 发表于 2011-3-20 15:04 | 显示全部楼层
一定可以的.不要担心可行性.普通的IO都可以输出50-200M的时钟作为外部的时钟使用.LS的建议可以看一下.
回复

收藏 举报

zilaifun 发表于 2011-3-22 14:06 | 显示全部楼层
肯定可以，普通的I/O就可以，如果用专用clk管脚就更好了。
回复

收藏 举报

icecut 发表于 2011-3-22 20:06 | 显示全部楼层
就是有点相位差吧?
回复

收藏 举报

wyxj 发表于 2011-3-23 11:57 | 显示全部楼层
个人意见：我用的是vhdl语言你可以试着用信号赋值语句试试！如果不行就加一个中间信号，应该可以达到你的要求！
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

neuhalo

3

主题

5

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部