MOSFET截止态的“导通影响”

登录 · 发表于 2011-3-24 13:56

本帖最后由 mcuisp 于 2011-3-24 13:58 编辑

如图，N沟道MOS管门极接地,源极在0~3V电压浮动时，对漏极有何影响？
请精通器件原理的高手赐教。
“理论”上是截止的，应该是“高阻态”，没有影响。实际应用中我发现有一定影响。

发表于 2011-3-24 14:03

说说你发现了什么影响。

发表于 2011-3-24 14:24

本帖最后由 mcuisp 于 2011-3-24 14:31 编辑

具体来说，就是SIGNAL端上两个东东在通信，由于这个MOS管是截止的，源极的电平应该是不会影响到signal端。
实际现象是源极电平弄到3V，通信就可以成功。源极电平弄到0V，通信就有一定失败率。
再描述下signal端通信的一些特质：signal端是单方向的时钟信号，总是从一方到另一方。
另外发现signal端如果弄个肖特基管，反向接到地，也会影响其通信。

我初步感觉是截止的MOS管、截止的肖特基管都有寄生电容，影响了时钟信号，造成信号过冲、变形等。
发现接上示波器来观察，通信就好了，呵呵。接一个20pF级的电容也好了。

补充一点：MOS管和肖特基管都是通过一条长线(20cm)再插入到被扰通信线上的。而示波器和上述20pF是直接连到被扰通信线上的。

发表于 2011-3-24 14:36

别的现像暂不讨论，仅说这句“另外发现signal端如果弄个肖特基管，反向接到地，也会影响其通信”
注意功率MOS管内部也有个二极管。

发表于 2011-3-24 18:06

各个引脚在工作状态下的电平不说没法讨论

发表于 2011-3-24 18:23

LS兄弟注意这句：signal端是单方向的时钟信号。也就是说一方是推挽输出，输出时钟信号，另一方是输入态。

发表于 2011-3-24 19:58

能否描述一下 signal 上电平变换范围?

发表于 2011-3-24 19:58

能否描述一下 signal 上电平变换范围?

发表于 2011-3-24 23:38

signal 上就是0~3.3V的数字信号

发表于 2011-3-25 09:47

有的MOS好象G要比S低一些才能完全截止的......楼主的MOS是否有此问题？

发表于 2011-3-25 09:55

楼主没看到器件内部DS脚间的二极管?

发表于 2011-3-26 00:57

这个二极管是否有很大寄生电容？
10楼的方法，加负压偏置是否可以消除？

MOSFET截止态的“导通影响”

本帖子中包含更多资源

相关帖子

浏览过的版块

核心会员奖章

坚毅之洋流

十世金身

技术领袖奖章

突出贡献奖章

沉静之湖泊

技术奇才奖章

荣誉元老奖章

精英会员奖章

终身成就奖章

技术导师奖章