请教IBERT的时钟参数设置问题

发表于 2018-3-29 14:40

FPGA型号：vietex-6 XC6VLX240T 其中图1是电路图，图2是GUI设置界面。想知道Pin Input Standard参数该如何设置才能够正常的生成IBERT核进行测试。卡在这个小问题上两天了，希望各位大神帮帮我，感激不尽。

发表于 2018-3-29 14:47

[img]桌面\srio_clk\

[/img]

发表于 2018-3-29 14:50

图片无法显示，简单介绍一下，我用IBERT测试的是GTX传输模块，bank115，测试的是srio传输通信。在生成IBERT核的时候得选择PIN INPUT STANDARD，所以想请教一下GTX模块的时钟输入电平是多少？

[FPGA] 请教IBERT的时钟参数设置问题