21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › 关于verilog中 task编写的问题
返回列表 发新帖我要提问

关于verilog中 task编写的问题

[复制链接]
2912|3
 楼主| jakfens 发表于 2011-8-11 11:00 | 显示全部楼层 |阅读模式
verilog, 编写, 阻塞, 阻塞赋值, se
弱弱地问一下：在verilog里面，在编写task时，可以使用非阻塞赋值么？
听说task很难综合 那用ISE能综合出来么？
回复

收藏 举报

相关帖子
lxc806705 发表于 2011-8-11 11:29 | 显示全部楼层
task好像都是综合成组合逻辑的---我也不确定--
回复

收藏 举报

评分

参与人数 1威望 +1 收起 理由
sxhhhjicbb + 1

查看全部评分

wgej1987 发表于 2011-8-11 14:53 | 显示全部楼层
我状态机的应用用的task，我把task当封装用的，这样的用法能综合啊，不过我也是新手
回复

收藏 举报

zwy65182899 发表于 2011-8-16 10:20 | 显示全部楼层
期待，大虾发话
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

jakfens

30

主题

1865

帖子

2

粉丝
快速回复 在线客服 返回列表 返回顶部