发新帖我要提问
返回列表
打印

关于verilog中 task编写的问题

[复制链接]
1990|3
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
jakfens|  楼主 | 2011-8-11 11:00 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
verilog, 编写, 阻塞, 阻塞赋值, se
弱弱地问一下：在verilog里面，在编写task时，可以使用非阻塞赋值么？
听说task很难综合 那用ISE能综合出来么？

使用特权

评论回复 赏

相关下载

相关帖子
沙发
lxc806705| | 2011-8-11 11:29 | 只看该作者
task好像都是综合成组合逻辑的---我也不确定--

使用特权

评论回复 赏
评分
参与人数 1威望 +1 收起 理由
sxhhhjicbb + 1
板凳
wgej1987| | 2011-8-11 14:53 | 只看该作者
我状态机的应用用的task，我把task当封装用的，这样的用法能综合啊，不过我也是新手

使用特权

评论回复 赏
地板
zwy65182899| | 2011-8-16 10:20 | 只看该作者
期待，大虾发话

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

jakfens

30

主题

1865

帖子

2

粉丝