这样理解，当clock输出由高变低时，由于电容C1,C2两端电压不能突变，C1，C2相当于短路的。这样电源直接通过上面的三极管短接至clock输入，上面的三极管饱和导通。
一般而言，这种数字电平输入都是高阻的，因此可以认为与C3串接的电路输入电阻比较大，C3也相当于短路，因此，S/R输出为高电平。电源通过C3及输入电阻向C3充电，S/R的电平由16-20V 放电至0V.因此经过一段时间以后S/R的电平也降至0V，这个放电时间取决于C3以及输入电阻确立的时间常数。
而clock应该也有输出电阻，不然电源直接通过三极管BE极向C1充电，瞬间电流太大了，EMI效果不好，在电容比较大的情况下，可能会损坏器件。
这样每一种状态都可以分析了，
整个电路各个位置的波形取决于clock的频率，电容的大小以及clock输出电阻，S/R输入电阻的大小。
在CLOCK电平跳变以后，上下的三极管都会截止，这样S/R的输入实际上是一个高阻态了，所以应该要在S/R上加一个上拉或下拉电阻。
|
楼主
