lvds时钟输出的问题!!!

发表于 2011-11-28 08:51

clkin为50M时钟输入，DCM输出100M，再经过OBUFDS差分输出！！！
质量就是很差，谁有条件可以做一下实验！！！

发表于 2011-11-28 10:29

时钟芯片的可以看过来下

发表于 2011-11-28 10:53

clkin为50M时钟输入，DCM输出100M，再经过OBUFDS差分输出！！！
质量就是很差，谁有条件可以做一下实验！！！
iampeter 发表于 2011-11-28 08:51

没法检查啊。
没有仪表

发表于 2011-12-7 12:45

DCM就可以倒向的，有90 180 270都有自己看看吧

发表于 2011-12-7 15:15

:L他现在时说信号质量不好～

发表于 2011-12-12 12:54

估计是用示波器直接看查封信号的，这样看起来肯定很差；要看经过差分输入转换后的CMOS电平才行

发表于 2011-12-12 14:14

估计是用示波器直接看查封信号的，这样看起来肯定很差；要看经过差分输入转换后的CMOS电平才行
yuxhuitx 发表于 2011-12-12 12:54

应该是，肯定需要检查信号质量。

发表于 2011-12-12 20:35

可以人工再加个bufg对吗？猴哥是这个意思吗？一般DCM的输出不是加个BUFG吗，然后再加差分驱动 20# GoldSunMonkey

发表于 2011-12-12 23:17

既然都是高速A/D了，那还不考虑专用时钟芯片？
时钟抖动与SNR的关系：SNR=20*log(1/2/pi/f/tj)
时钟路径中的任何器件都会造成抖动的增加，时钟芯片也不贵，不该省的咱不省；

发表于 2011-12-13 09:38

哈哈，29L正解

发表于 2011-12-13 13:33

哈哈，29L正解
lelee007 发表于 2011-12-13 09:38

是呀是呀

登录 · 发表于 2011-12-13 21:28

已经打算用硅晶振了，SiTime的SiT9102，抖动小于1PS

发表于 2012-2-7 17:27

NS/TI 时钟很强，去看看吧。

[CPLD] lvds时钟输出的问题!!!