问一个简单的VHDL问题，信号线上电赋初值

发表于 2011-11-18 10:21

我有一个CPLD出来的IO口P，想要刚上电时是一种状态（比如0）。
工作起来后，由另外一个信号S1，S2边沿触发P的状态变动。
比如上电时P是0，当S1触发时P = 1，当S2触发时P = Z。

这种用VHDL（或者其他语言）应该怎么实现呢？

我的想法是用两个进程PROCESS（S1) PROCESS(S2)
只要PROCESS启动后，P就在1和Z之间改变，但再也不会是0了
但不知道初始化成0应该怎么描述。

发表于 2011-11-18 14:11

这个不是RS触发器吗？直接做一个就得了

发表于 2011-11-21 08:55

只有加复位电路一个办法？

发表于 2011-11-21 12:34

我试图在上电后数多少个时钟脉冲之后输出一个信号，作为系统复位时钟，模拟复位芯片的功能，可惜没做成。

问一个简单的VHDL问题，信号线上电赋初值

相关帖子

浏览过的版块

社区建设奖章

欢快之小溪

以坛为家

技术奇才奖章

湍急之河流

缘定三生

技术导师奖章

无冕之王奖章

奔腾之江水

十世金身