21ic电子技术开发论坛 › 已关闭版块 › ZLG › 不同抽象级别的Verilog HDL模型
返回列表 发新帖我要提问

[Actel FPGA] 不同抽象级别的Verilog HDL模型

[复制链接]
 楼主| plato_yu 发表于 2011-12-5 12:53 | 显示全部楼层 |阅读模式
HDL, verilog, 模型, verilo, hd
一些有用的资料供大家学习用

本帖子中包含更多资源

您需要 登录 才可以下载或查看，没有账号？注册

×
回复 赏

举报

相关帖子
jasonyan 发表于 2011-12-5 13:49 | 显示全部楼层
:)
回复 赏

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

plato_yu

15

主题

25

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部