21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › 急急急！！FPGA管脚锁定问题。。。
返回列表 发新帖我要提问

急急急！！FPGA管脚锁定问题。。。

[复制链接]
4050|7
 楼主| YJH眼睛 发表于 2011-12-10 20:46 | 显示全部楼层 |阅读模式
FPGA, 管脚, 定时, 总线, 编译
我是初学FPGA软件，我已经将图形输入，然后再进行编译，都通过了，就差下载了，不过，我在管脚锁定时为什么只能出现几个输入输出脚，其他的管脚不能显示？
出现如图所示：输入还有ena，输出是还差两个总线q【7..0】和q【15..8】

本帖子中包含更多资源

您需要 登录 才可以下载或查看，没有账号？注册

×
回复

收藏 举报

相关帖子
 楼主| YJH眼睛 发表于 2011-12-10 20:49 | 显示全部楼层
说明，我已经将所有管脚PIN出来了，就只能出现这个:'(
回复

收藏 举报

nebula9 发表于 2011-12-13 20:34 | 显示全部楼层
管脚是需要自己在写好程序并编译后，自己再一个一个配置的...
回复

收藏 举报

summerxue 发表于 2011-12-13 21:23 | 显示全部楼层
如果有些管脚没有用到，会被优化掉的。
回复

收藏 举报

wany1028 发表于 2012-3-5 11:16 | 显示全部楼层
应该是管教编译时出了问题
回复

收藏 举报

dong_dt 发表于 2012-3-21 16:16 | 显示全部楼层
你将最新的工程综合了没？
回复

收藏 举报

entertop 发表于 2012-3-22 19:04 | 显示全部楼层
没有使用的管脚会被优化掉。你可以把输入输出管脚设定为1,0，先简单判断一下。
回复

收藏 举报

viatuzi 发表于 2012-3-22 23:11 | 显示全部楼层
把程序贴出来看看
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

YJH眼睛

5

主题

264

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部