21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › 【求助】FPGA输出管脚不能设为低电平
返回列表 发新帖我要提问

【求助】FPGA输出管脚不能设为低电平

[复制链接]
4675|5
 楼主| pili1170 发表于 2012-1-4 11:24 | 显示全部楼层 |阅读模式
FPGA, 管脚, 电平, nex, Nexys
手头有一块nexys3的板子。上面的fpga是spartan-6，xc6slx16，在做其中一个数码管实验的时候，代码中赋值为“0”，可是用电压表测量输出却不是低电平。而与他类似的几个管脚都是可以输出0V的。 请问有没有人遇到过类似的问题。 这个是硬件上面的问题吗，还是某些设置上面的问题？谢谢大家
回复

收藏 举报

相关帖子
dong_dt 发表于 2012-3-16 12:54 | 显示全部楼层
引脚损坏或者是虚焊！
回复

收藏 举报

GoldSunMonkey 发表于 2012-3-16 14:01 | 显示全部楼层
检查，有无上拉，然后就是，查在出口之前会不会是0？
回复

收藏 举报

Backkom80 发表于 2012-3-16 20:17 | 显示全部楼层
楼上猴哥，正解，
回复

收藏 举报

GoldSunMonkey 发表于 2012-3-16 22:51 | 显示全部楼层
:L感觉你是我领导，我批示完了，你在批示
回复

收藏 举报

Backkom80 发表于 2012-3-17 10:01 | 显示全部楼层
:L感觉你是我领导，我批示完了，你在批示
GoldSunMonkey 发表于 2012-3-16 22:51


别哈，嘻嘻，猴哥
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

pili1170

7

主题

17

帖子

1

粉丝
快速回复 在线客服 返回列表 返回顶部