21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › altera 的cpld功耗偏高！！！
返回列表 发新帖我要提问

altera 的cpld功耗偏高！！！

[复制链接]
2577|1
 楼主| bittyphoon 发表于 2012-3-15 17:30 | 显示全部楼层 |阅读模式
altera, CPLD, IO, 供电, 外围接口
本人用altera 的cpld做组合逻辑。型号是epm570t144。没有时钟输入，主要功能是选通外围接口，将单片机的总线分配给外围模块。使用的管脚基本上把cpld的io口用完了。目前功能正常，但是功耗偏大，3.3V供电，cpld的功耗就有10几毫安，请问，这个功耗算正常的吗？有没有方法降低功耗？
回复

收藏 举报

相关帖子
GoldSunMonkey 发表于 2012-3-15 19:25 | 显示全部楼层
:)这个本来就是FPGA，只是把他说成CPLD而已。
功耗怎么可能有你想的那么低了。
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

bittyphoon

22

主题

23

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部