关于fpga UART批量接收数据的问题

发表于 2012-4-5 19:10

我用的是Xilinx的Virtex5 ML505开发板，因为xps还不大会用，所以先写了一个verilog代码来实现uart。我参考了云创工作室的那本关于FPGA的书，时钟是用33M分频得到波特率9600的16倍，要计数214.8次，根据书上写的是计数前214次为0，第215次为1这样不会有任何问题。
但是在实际的过程中，PC机上在串口专家发送框中打50个数，点击一次发送，但是结果板子没有接收到50个，而一个一个键入直到50个是可以的。我问别人，别人说的是波特率这样产生不对，久了累计误差会导致错误。
问题是：想实现这种批量传数怎么办？要怎么实现？
看了一些资料波特率都是这样产生的，就是没有碰到跟我一样的问题。求解答。万分感激。。

登录 · 发表于 2012-4-6 17:55

1# loveajia 没人回答，不过幸好自己解决了。。不是时钟的问题，是我自己在检测接收的没有使用停止位到起始位的下降沿，而是直接采样电平。总之一定要采下降沿才好。
附上昨晚查找的资料，受了它提示

发表于 2012-4-6 20:47

:)楼主不错，支持一下

发表于 2012-4-25 11:14

楼主高人，
自己问题解决了，
还传授后人经验

发表于 2012-5-9 17:49

楼主威武！！

发表于 2012-5-10 15:24

资料很不错赞一个

发表于 2012-5-10 15:46

像楼主学习啦

发表于 2012-5-10 16:23

:handshake

发表于 2012-7-19 20:39

多谢楼主的资料！

发表于 2012-7-19 20:56

;P不错

发表于 2012-11-29 21:34

厉害

关于fpga UART批量接收数据的问题

相关帖子

本帖子中包含更多资源

浏览过的版块

技术高手奖章

经常做客

无冕之王奖章

奔腾之江水

缘定三生

技术导师奖章

终身成就奖章

坚毅之洋流

十世金身

技术领袖奖章

技术新星奖章