FPGA设计小技巧

登录 · 发表于 2012-4-25 11:33

FPGA设计小技巧

发表于 2012-4-25 16:45

好东西啊。多谢楼主，下载学习先

发表于 2012-4-25 16:51

发表于 2012-4-25 17:18

不错，顶楼主个。收下了！~

发表于 2012-4-26 09:06

好东西啊。多谢楼主，
下载学习先

发表于 2012-4-26 10:40

多谢楼主

发表于 2012-4-26 14:19

本帖最后由 Oxygen.Chu 于 2012-4-26 14:25 编辑

不选用全局时钟缓冲器的时钟将会引入偏差

不对：即便用了BUFG也有skew和jitter，只不过因为走的是dedicated network，所以小很多，而且关键是质量高

--------------------------------------------------------

使用时钟的两个沿是不可靠的，因为时钟的某沿或者两个沿会“漂移”

作者纯粹在YY：不使用双沿的原因是，你将会使得timing margin缩小一倍。补充完整一点，是不在芯片内部使用双沿，IO上面我如何不能？

--------------------------------------------------------

内部锁存器会混淆时序而且常常会引入另外的时钟信号

补充：其次是STA对于锁存器的分析复杂度远远高于寄存器

--------------------------------------------------------

后面的小技巧不想看了，总之作者需要好好斟酌。。。

发表于 2012-4-26 15:06

下载看看，多谢楼主了。

发表于 2012-4-26 16:35

学好FPGA设计是我下个目标。先标记一下。

发表于 2012-4-26 16:55

赚分+顶贴，什么时候才不需要验证码？:funk:

发表于 2012-4-28 10:18

收藏了谢谢

发表于 2012-4-28 10:33

前来取经

发表于 2012-4-28 12:39

谢谢楼主！

发表于 2012-4-28 14:06

很不错的资料，很有用处

发表于 2012-4-28 15:08

感谢楼主分享！

发表于 2012-4-28 16:23

好资料顶个。多谢楼主分享

发表于 2012-4-28 21:33

楼上的不停地喊“很不错的资料”干啥？
看都不看，就在瞎喊~~

发表于 2012-4-29 15:54

不管资料如何，都是要谢谢无私奉献的人的。可能适合像某些水平教高的人，但是对我这样的菜鸟还是有些帮助的。

FPGA设计小技巧

本帖子中包含更多资源

相关帖子

浏览过的版块

无冕之王奖章

沉静之湖泊

七世轮回

技术导师奖章

技术奇才奖章

涓涓之细流

经常做客

技术高手奖章

社区建设奖章

欢快之小溪

缘定三生

希望之星奖章

常驻人口

晶莹之水滴