LVDS收发问题请教

发表于 2012-5-9 08:08

最近在调LVDS收发的功能，用于驱动LED屏的，已经测试过LVDS发送模块是可以正常工作的，但是 LVDSin---LVDSout，这样就没有图像显示，应该是LVDSin没有catch好信号，可Post-Route仿真是ok的，这样就不知道是哪方面的问题了。还有，做LVDS需要什么样的约束，望大家给予指点，谢谢！

发表于 2012-5-9 08:42

1，硬件设计时的IO口对lvds的p and n选择是否正确，有没有成对，有没有p 和　n反了的情况，等等。
2，约束的电气特性是不是正确，lvds3.3 or lvds2.5，等等。
3，对与图像显示的时序对不对？
......
后仿真现在一般基本不做，建意改用STA方法（静态时序分析）来测试时序的正确性。

发表于 2012-5-9 09:24

1.输入端要做100欧姆阻抗匹配
2.就是输入后获取的DE hs，vs要按照输出的位置对应好。
3.楼主的可以用逻辑分析仪测试下还是否接受到了DE，hs，vs信号。
具体的楼主可以参考下xapp485和xapp486

发表于 2012-5-9 13:18

谢谢你的回复，我详细看了一下，现在的问题是，确认了硬件电气约束都是ok的，显示信号输入与外部连接也是ok的。信号是用PC机的VGA到Panel的内部芯片生成LVDS信号，这个信号进来FPGA解串后打到FIFO中，然后后面的发送模块再取FIFO中的数据进行发送处理，再送给Panel的LVDS显示，就是这个不成功。之前有做过1.没有用到解串等，直接把数据和时钟在FPGAin out了一下，在Panel上可以看到PC机的桌面影像。2.在FPGA中生成彩条图像时序，然后将信号按格式给LVDS，并串转换后输出到Panel的LVDSin，可以看到彩条图像。所以，我整体连接部分还可能是什么问题啊？困惑，谢谢！[ 2# Backkom80

发表于 2012-5-11 09:16

看下同步信号是否正确

发表于 2012-5-11 11:34

看下同步信号是否正确
明空发表于 2012-5-11 09:16

简洁明了。厉害～

发表于 2012-5-11 14:08

简洁明了。厉害～
GoldSunMonkey 发表于 2012-5-11 11:34

用了FIFO，感觉是没弄好接收模块的约束，这里需要注意什么，管脚锁定，电气约束都没问题

LVDS收发问题请教

相关帖子

浏览过的版块

伴坛终老

技术高手奖章

无冕之王奖章

沉静之湖泊

缘定三生

技术导师奖章

技术奇才奖章

欢快之小溪

社区建设奖章

突出贡献奖章

常驻人口

终身成就奖章

坚毅之洋流

十世金身

技术领袖奖章