21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › 请教：关于verilog语法问题
返回列表 发新帖我要提问

请教：关于verilog语法问题

[复制链接]
2008|1
 楼主| li46552089 发表于 2012-8-1 21:19 | 显示全部楼层 |阅读模式
verilog, 电平, 开关, verilong, Verilog语言
刚开始自学Verilog语言，在做一个小题目时遇到了一个条件，不知道用verilog怎么表达，向大家请教请教：
     就是2个开关量DI0,DI1，在DI0输入高电平的情况下，当DI1由高电平转为低电平时，OUT0输入。
    麻烦大家看看  verilong如何表达？谢谢
回复

收藏 举报

相关帖子
GoldSunMonkey 发表于 2012-8-1 22:57 | 显示全部楼层
有时钟么？？多高频率？
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

li46552089

9

主题

39

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部