21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › 请教：如何使FPGA内部产生的一个时钟信号从多个引脚输出 ...
返回列表 发新帖我要提问

请教：如何使FPGA内部产生的一个时钟信号从多个引脚输出

[复制链接]
2426|1
 楼主| luyaoss 发表于 2013-1-9 11:09 | 显示全部楼层 |阅读模式
FPGA, 引脚, 时钟信号, ADC, 控制
思路：用FPGA产生一个时钟信号来控制多个ADC采样；

要求：一个FPGA输出引脚控制一个ADC且同步；

问题：如何实现FPGA内部产生的一个时钟信号从多个引脚输出？

我查到了相关的资料说可以实现这个功能，但是具体的实现方法还在寻找中，望大牛们不惜赐教，小弟在此谢过。
回复

收藏 举报

相关帖子
gaochy1126 发表于 2013-1-9 23:01 | 显示全部楼层
我见过altera的fpga一个引脚可以同时驱动两个ADc的时钟 xilinx的肯定也没有问题的
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

luyaoss

1

主题

20

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部