VHDL中的乘法和除法

发表于 2013-4-15 16:31

1、在VHDL中，有乘法运算和除法运算。既然有乘法运算和除法运算，那为何还有乘法器和除法器，直接用两个int型数据相乘或相除不就可以了吗，为何还有乘法器或除法器？另外，除法运算，运算的时间长有多长，希望大家指点一二，谢谢！

发表于 2013-4-15 17:37

乘法和除法最好是调用IP完成，
直接在语言中描述，最好还是调用底层器件完成的，且直接写的话性能还没有保证。
这和FPGA结构相关，查找相应的FPGA结构方面的资料会有所悟。