急死了…………FOGA的状态机进不去，为什么呢？？？

登录 · 发表于 2013-5-29 16:34

本帖最后由 pangning7085 于 2013-5-30 19:43 编辑

谢谢大家的照顾

关于证明程序执行到哪一步，小弟用的比较直观简单的方法：LED灯！！    “D2”    为0则点亮，为1则熄灭。
上图片说话。。。。
这是第一步，证明flag被成功幅值“001”。
         CLK1为50MHz。程序执行到这里，亮着的LED灯灭了。flag赋值成功！


第二部：修改程序，将对D2的操作改到状态机里面：状态机的时钟是1MHz.




按理说第一步成功，状态机会进入，执行r1（前面专门有初始化程序令 “rec_data<=r1”）  。但是LED等一直亮着，木有熄灭啊，难道进入r1不成功？好困惑啊…………
   求大家指教~

发表于 2013-5-29 23:46

我看不明白您的意思

发表于 2013-5-29 23:46

按理说第一步成功，状态机会进入，执行r1，之前专门有初始化程序 “rec_data<=r1” 。但是没有。。。。LED等一直亮着，木有熄灭啊。好困惑啊。。。。

你用那么多省略号，我反正看不懂

发表于 2013-5-30 11:52

你的flag寄存器在两个时钟域，大忌，还差着50倍，想办法做时钟同步吧

发表于 2013-5-30 16:38

不是verilog,看不懂啊:L

发表于 2013-5-30 19:40

GoldSunMonkey 发表于 2013-5-29 23:46
按理说第一步成功，状态机会进入，执行r1，之前专门有初始化程序 “rec_data ...

省略号表示我无语的心情，斑斑请无视。马上修改~~

发表于 2013-5-30 20:54

你的代码风格有问题，很多东西都没有赋值全。先仿真一下吧

发表于 2013-5-30 20:55

pangning7085 发表于 2013-5-30 19:40
省略号表示我无语的心情，斑斑请无视。马上修改~~

你先仿真吧

发表于 2013-5-30 21:05

按照猴哥说的做

发表于 2013-5-30 21:31

GoldSunMonkey 发表于 2013-5-30 20:54
你的代码风格有问题，很多东西都没有赋值全。先仿真一下吧

很多东西都没有赋值全是什么意思呢？

发表于 2013-5-31 08:18

发表于 2013-5-31 11:20

pangning7085 发表于 2013-5-30 21:31
很多东西都没有赋值全是什么意思呢？

是用波形文件仿真呢还是用modelsim？

发表于 2013-6-5 20:01

第一个Process，你的敏感信号是cmd_code,clk1,int_372，但看你里面的程序却是同步电路。根据你代码功能，你直接把敏感信号clk1去掉，并且去掉if rising_edge(clk1) then 语句

发表于 2013-6-6 09:35

最好还是要先仿一下，按你写的第一个process里面频率如此之快，中间只有一次是灭的，就算是正确地运行也有可能你眼睛看不出来啊。还有，既然是验证flag被赋值“001”才灭灯，为什么不在其他赋值的时候都加上都D2为0？感觉第一个process用case语句来写是不是好点？小菜鸟参与下讨论~~~

发表于 2013-6-6 11:08

现在用VERILog得多啊

发表于 2013-6-6 16:31

50MHz的时钟里flag赋值，1MHz的时钟里判断flag，能同步吗

发表于 2013-6-12 11:29

醉小清风发表于 2013-6-6 09:35
最好还是要先仿一下，按你写的第一个process里面频率如此之快，中间只有一次是灭的，就算是正确地运行也有 ...

谢谢您。

急死了…………FOGA的状态机进不去，为什么呢？？？

本帖子中包含更多资源

相关帖子

评论

浏览过的版块

经常做客

终身成就奖章

坚毅之洋流

十世金身

技术领袖奖章

技术高手奖章

核心会员奖章

无冕之王奖章

沉静之湖泊

缘定三生

技术导师奖章

技术新星奖章

以坛为家

技术奇才奖章

欢快之小溪

伴坛终老

社区建设奖章