请问Cadence capture关于offpage connector的问题
2016-11-24 12:36
- PCB技术
- 6
- 7739
FPGA引脚分配全满的话编译的时候会不会有问题？
2013-9-24 11:04
- FPGA论坛
- 2
- 1332
急死了…………FOGA的状态机进不去，为什么呢？？？
2013-6-12 11:29
- FPGA论坛
- 16
- 2042
手上有LX110T几片，二手
2013-5-24 16:10
- 供需广告
- 0
- 1186
这样使用fifo算是跨时钟域吗？？
2013-5-26 23:00
- FPGA论坛
- 3
- 1427
时钟问题
2013-4-27 16:22
- FPGA论坛
- 8
- 1736
V7捆绑4个1X的aurora的核不好使，同样的V6就可以
2013-4-17 17:21
- FPGA论坛
- 1
- 1454
关于IC管脚漏电
2013-4-17 17:29
- FPGA论坛
- 2
- 1864
@猴哥 之前说的关于开放“FPGA/ASIC验证”板块的想法进展如何
2013-4-13 10:47
- FPGA论坛
- 9
- 1614
关于DDR_SDRAM的差分时钟触发的问题
2013-4-3 10:45
- FPGA论坛
- 6
- 2570
chipscope触发条件设置
2013-8-22 21:18
- FPGA论坛
- 14
- 6324
申请开设【仿真与验证】版
2020-7-13 08:34
- 21ic投诉|建议|站务
- 143
- 10769
我在使用了chipscope综合布线以后，出现了一下警告，请问如何解决啊？
2013-3-30 22:46
- FPGA论坛
- 5
- 3446
FPGA移植LINUX
2013-3-30 22:45
- FPGA论坛
- 41
- 6036
多层板的套合技术
2013-3-12 21:15
- FPGA论坛
- 3
- 1438
MCB的同一组内的DQ顺序能不能换啊？
2013-5-13 21:05
- FPGA论坛
- 36
- 5230
ATX电源供电
2013-3-8 21:13
- FPGA论坛
- 2
- 2022
2
3
近期访客