21ic电子技术开发论坛 › 综合技术交流 › EDA 技术 › verilog的问题
返回列表 发新帖我要提问

[Verilog HDL] verilog的问题

[复制链接]
2638|1
 楼主| weibin82 发表于 2007-2-1 21:45 | 显示全部楼层 |阅读模式
verilog, verilo, 测试程序
很多书上的测试程序都是用语言写的<br />但是我不知道这些东西应该写在什么地方这些程序好像也是.v应该怎么用呢&nbsp;<br />写在什么地方呢？&nbsp;<br />还有就是一些系统任务<br />怎么用呢<br />
回复

收藏 举报

相关帖子
n3207 发表于 2007-2-2 21:27 | 显示全部楼层

没有看明白就多看几次

没有看明白就多看几次
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

weibin82

3

主题

5

帖子

1

粉丝
快速回复 在线客服 返回列表 返回顶部