CPLD/FPGA可以用133M的晶振么

发表于 2013-7-14 11:09

我想用FPGA/CPLD驱动VGA，50M晶振估计驱动不了1024 X 768的分辨率。
想用133的代替。
不知道可以不可以。

发表于 2013-7-14 11:33

50Mhz的行啊，倍频不就好了？

发表于 2013-7-14 17:29

现在fpga好像不支持用晶振吧,要用哪种有有源时钟。四个脚的。

发表于 2013-7-14 21:08

50Mhz完全可以，FPGA内部可以使用DCM/PLL来生成需要的时钟。

发表于 2013-7-15 01:57

新手飘过

发表于 2013-7-15 08:35

倍频，
外部用有源晶振，或时钟芯片产生的时钟

发表于 2013-7-15 09:10

本帖最后由雪夜虫子于 2015-7-23 09:26 编辑

...

发表于 2013-7-15 10:55

顶

发表于 2013-7-15 11:20

可以，没有问题。
不过最好看是否能FPGA DCM到133

发表于 2013-7-15 11:43

支持啊

发表于 2013-7-18 00:04

Backkom80 发表于 2013-7-15 08:35
倍频，
外部用有源晶振，或时钟芯片产生的时钟

是的

发表于 2013-7-18 00:04

andous 发表于 2013-7-15 11:20
可以，没有问题。
不过最好看是否能FPGA DCM到133

得好好选择一下D和M