用CPLD做数据总线驱动是否可行？（见内）

发表于 2007-9-1 10:17

总线带的负载有点多，因此想让总线通过CPLD后进行一级驱动。呵呵，好像CPLDD的输出带 载能力很强。ALTERA公司的，现在的想法就是让总线过一下CPLD。用原理图实现时碰上麻烦 ：输入和输出管脚都可以定义为双向的，但是怎么实现双向缓冲和驱动啊？通过WIREE连接 只能是单向的，两个反并联后，报错：“ERROR:BIDIR PINS" D0" FEEDS BIDIR PINS"C24D0".本意是想让D0和C24D0直接相连的。用VHDL好像很简单定义双向IO，直接赋值 就成了，但是原理图怎么实现？谢谢大家。

发表于 2007-9-7 13:26

咋看不到东西？

发表于 2007-9-19 16:44

定义图标有左箭头、右箭头、还有双向的，放置完了，双击弹出的界面中有Direction（方向）选择就可以了

发表于 2007-9-23 21:14

双向驱动是可以的,但是,你要有三态控制信号才行啊. 否则就只能用传输门了.

发表于 2007-9-23 22:03

发表于 2007-9-23 22:13

用CPLD做数据总线驱动是否可行？（见内）

相关帖子

wr

双箭头

双向驱动是可以的,但是

不如用16245方便

是得，双向必须要控制方向，实际上任意时间上都是半双工

浏览过的版块

核心会员奖章

技术导师奖章

十世金身

坚毅之洋流

终身成就奖章

技术领袖奖章