21ic电子技术开发论坛 › 综合技术交流 › 电子技术交流论坛 › Verilog中阻塞赋值与非阻塞赋值的区别
返回列表 发新帖我要提问

Verilog中阻塞赋值与非阻塞赋值的区别

[复制链接]
2181|5
 楼主| ruoyun 发表于 2013-8-7 13:30 | 显示全部楼层 |阅读模式
verilog, 阻塞, 阻塞赋值, verilo, AC
自己写的一篇关于阻塞赋值和非阻塞赋值区别的总结，发出来，大家看看有没有理解错误的地方。


本帖子中包含更多资源

您需要 登录 才可以下载或查看，没有账号？注册

×
回复

收藏1 举报

相关帖子
地瓜patch 发表于 2013-8-7 13:40 | 显示全部楼层
支持原创
回复

收藏1 举报

shaozh 发表于 2013-8-19 21:51 | 显示全部楼层
说得很明白！！！！
回复

收藏1 举报

飞扬O(∩_∩)O~ 发表于 2013-8-21 18:54 | 显示全部楼层
不错  嘿嘿
回复

收藏1 举报

cn00700700 发表于 2013-9-19 15:21 | 显示全部楼层
不错不错，也正范迷糊呢
回复

收藏1 举报

kingxw 发表于 2013-9-25 17:38 | 显示全部楼层
写得很明白的
回复

收藏1 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

ruoyun

1

主题

75

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部