求助：xilinx fifo ip核使用

发表于 2013-8-9 18:43

请教大家，
我使用的是xilinx FIFO ip核，写时钟125MHz，读时钟我做了两个实验，一个是100MHz，一个是150MHz。读使能是直接用read_en <= !empty。使用100MHz读出的数据是正确的、连续的，因为写时钟大于读时钟嘛。也说明了写进去的是正确的。但是使用150MHz读时钟，发现读出的数据是错误的。请问直接将空信号取反给读使能这样的策略可以吗？
谢谢！

发表于 2013-8-11 23:55

按理说可以的。

发表于 2013-8-11 23:56

这么快的速度可能是外部发送到时候出现问题了。

发表于 2013-8-11 23:56

还有就是你的读取时钟跟fifo时钟可能不一致的。

发表于 2013-8-13 08:32

自己顶一下

发表于 2013-8-14 09:27

本帖最后由雪夜虫子于 2015-7-23 09:21 编辑

...

发表于 2013-8-14 15:46

谢谢！我用chipscope观测的，可能是时钟有问题。现在可以了。

[FPGA] 求助：xilinx fifo ip核使用

相关帖子

评分

浏览过的版块

技术高手奖章

经常做客

伴坛终老

精英会员奖章

奔腾之江水

技术奇才奖章

湍急之河流

七世轮回

社区建设奖章