求用verilog写一个通用的UART的源代码

发表于 2008-5-1 13:10

要求波特率可以设置。输入输出数据口为8位，分别带接收和发送中断指示。急急.

发表于 2008-5-1 13:16

<br /> 相关链接:<a href='http://www.google.cn/search?hl=zh-CN&q=%E5%BC%82%E6%AD%A5%E9%80%9A%E4%BF%A1%E4%B8%B2%E8%A1%8C%E5%8F%A3%E8%AE%BE%E8%AE%A1%E5%AE%9E%E4%BE%8B&btnG=Google+%E6%90%9C%E7%B4%A2&meta=&aq=f'>http://www.google.cn/search?hl=zh-CN&q=%E5%BC%82%E6%AD%A5%E9%80%9A%E4%BF%A1%E4%B8%B2%E8%A1%8C%E5%8F%A3%E8%AE%BE%E8%AE%A1%E5%AE%9E%E4%BE%8B&btnG=Google+%E6%90%9C%E7%B4%A2&meta=&aq=f</a>

发表于 2008-5-1 13:24

先谢谢楼上

发表于 2008-5-1 23:17

发表于 2008-5-3 19:57

<br /> 相关链接:<a href='http://www.baisi.net/thread-353149-1-1.html'>http://www.baisi.net/thread-353149-1-1.html</a>

求用verilog写一个通用的UART的源代码

相关帖子

网上很多,不知能否实用

可以按照上面弄一个出来吗

没做过verilog的UART代码~~~不过应该不难~~~

异步FIFO结构

浏览过的版块

没做过verilog的UART代码~不过应该不难~