关于FPGA

发表于 2009-5-11 17:07

请教高手，在用VHDL语言设计FPGA模块时，它支持的三种描述方式行为级，数据流级，结构描述这三种有必要严格去区分吗？有些资料说不同语句代表不同的描述方式。    各位高手在编代码时是不是都是三种描述混合用啊？    谢谢！

发表于 2009-5-12 00:31

high level description highly depends on synthesizer. sometimes you cannot get what you want exactly.

发表于 2009-5-15 10:32

 不太赞成楼上的说法，建议去看看ken chapman 先生写的代码。我建议用结构描述，这样对程序优化程度绝大程度的把握在自己的手里，依靠synthesizer只能说靠天吃饭。

发表于 2009-5-15 15:43

我的意思就是不完全肯定的情况下，全部RTL级 ：） 初学者尤其重要，依靠syn应该是一个系列工具用了几年后的老鸟

发表于 2009-5-15 15:45

RTL级也是不够的，不够高效，高效的话，要充分使用模板

发表于 2009-5-15 20:08

发表于 2009-5-16 12:33

patrick007 发表于 2009-5-15 15:45 EDA 技术 ←返回版面     5楼： re  RTL级也是不够的，不够高效，高效的话，要充分使用模板    ------------ 使用模板编出来的就是高效代码？

发表于 2009-5-16 16:55

是高效使用器件的代码 典型的例子，xilinx站点上应该可以找到一个shift register的模板，可以试着看看。 主要的原因就是FPGA不具有RTL里面多样的器件，其实stdcell ASIC里面也不具备 ：） 所以才要综合。。。。。。。

发表于 2009-5-16 16:57

学过一点编译原理的话，应该很好理解。

发表于 2009-9-25 18:19

发表于 2009-9-26 22:31

代码怎么综合都不如手工搭的

不过俺也没这点功夫，以前公司的几个经理都是手工搭电路，4万门左右的，一个个模块都是手工搭的

发表于 2009-10-4 20:16

请教下论坛的大大谁是自己手工搭电路的呢？

发表于 2009-10-15 12:50

只要你的代码写的够规范,是可以综合出满意电路的,最好是上RTL级看看自己的代码综合出什么了

re