求大神指点！组合逻辑怎么产生怎么多锁存器？？

登录 · 发表于 2013-9-5 14:43

本帖最后由 fangzimo 于 2013-9-5 14:45 编辑

1、这句话编译后就会出现上面图中32个锁存器

wire[31:0] spi_rx_db;
wire[31:0] spi_rx_fifo;
wire spi_tx_rdy;
assign spi_rx_fifo = (spi_rx_rdy) ? spi_rx_db :spi_rx_fifo;

问题：请教一下，RTL级视图中看到有这么多锁存器，锁存器的个数就是我数据的宽度，看起来太乱了，我想把这些锁存器都集成在一个大锁存器里面，用组合逻辑怎么实现了

fangzimo · 发表于 2013-9-5 15:09

对于综合器来讲,要做到资源最优，并不是为了好看。

发表于 2013-9-5 17:00

huangxz 发表于 2013-9-5 15:09
对于综合器来讲,要做到资源最优，并不是为了好看。

非常感谢！之前我再问这个问题的时候，觉得每个模块之间有太多的逻辑让整体的一个框图都不好显示，您的指点让我认识到本质

fangzimo · 发表于 2013-9-5 21:44

这个条件表达式就是电平触发，生成锁存器

发表于 2013-9-5 21:47

yghanwuji 发表于 2013-9-5 21:44
这个条件表达式就是电平触发，生成锁存器

嗯，是啊！但我想的是能不能让这些锁存器的放在一个大的和数据宽度一样的锁存器，不是像现在有31个锁存器在外面，RTL视图看起来太多了

fangzimo · 发表于 2013-9-5 22:49

我觉得本质是代码写的产生了锁存器

ChaiTF · 发表于 2013-9-5 22:50

好的代码风格很重要，虽然遵照风格很痛苦

发表于 2013-9-6 07:54

GoldSunMonkey 发表于 2013-9-5 22:50
好的代码风格很重要，虽然遵照风格很痛苦

版主说的对啊，好的代码规范，debug起来很方便

发表于 2013-9-6 22:32

fangzimo 发表于 2013-9-6 07:54
版主说的对啊，好的代码规范，debug起来很方便

你们公司没有相关文档么？

发表于 2013-9-6 22:32

要逐步建立起来啊

fangzimo · 发表于 2013-9-6 23:00

给力啊

发表于 2013-9-7 11:16

GoldSunMonkey 发表于 2013-9-6 22:32
你们公司没有相关文档么？

公司之前没有相关的文档，没有搞FPGA方向的，现在的开始一点点建立

fangzimo · 发表于 2013-9-7 23:20

fangzimo 发表于 2013-9-7 11:16
公司之前没有相关的文档，没有搞FPGA方向的，现在的开始一点点建立

慢慢来吧

发表于 2013-9-7 23:21

fangzimo 发表于 2013-9-7 11:16
公司之前没有相关的文档，没有搞FPGA方向的，现在的开始一点点建立

这个需要一个能人的不停推动

fangzimo · 发表于 2013-9-7 23:27

GoldSunMonkey 发表于 2013-9-7 23:21
这个需要一个能人的不停推动

猴哥，弄一个呗

求大神指点！组合逻辑怎么产生怎么多锁存器？？

本帖子中包含更多资源

相关帖子

评分

评分

评分

评分

评分

评分

评分

浏览过的版块

技术奇才奖章

缘定三生

甘甜之泉水

技术领袖奖章

坚毅之洋流

十世金身

核心会员奖章

欢快之小溪

伴坛终老

社区建设奖章

终身成就奖章

精华达人奖章

湍急之河流

技术高手奖章