mig产生DDR2写数据问题请教

发表于 2013-9-8 17:38

时序图]按照UG388写数据时序，出现c3_p0_wr_count计数少了第二个数据，因此读出的数据少该数据。如图，求解

登录 · 发表于 2013-9-8 17:39

时序图

登录 · 发表于 2013-9-8 17:41

发表于 2013-9-8 23:30

奇怪，为什么会跳一个呢？

发表于 2013-9-8 23:30

什么版本的ISE，和什么芯片

发表于 2013-9-9 08:52

这个和什么版本和芯片没有关系，SP6和V4都试过

发表于 2013-9-9 23:39

hopehappy 发表于 2013-9-9 08:52
这个和什么版本和芯片没有关系，SP6和V4都试过

都试过没有问题么？

发表于 2013-9-9 23:39

hopehappy 发表于 2013-9-9 08:52
这个和什么版本和芯片没有关系，SP6和V4都试过

都试过没有问题么？

发表于 2013-9-9 23:39

S6是硬核啊

发表于 2013-9-10 20:03

GoldSunMonkey 发表于 2013-9-9 23:39
S6是硬核啊

这个wr_count的计数不一定准确，如果仿真就会发现了，建议自己用个计数器来计数

[FPGA] mig产生DDR2写数据问题请教