mig生成ddr2的ip核时序问题

登录 · 发表于 2013-9-17 14:13

大家好，小弟最近在spartan3a开发板上调试ddr2的ip核，遇到一个问题想请教下各位前辈。
在ip核的读写过程中，从时序图上可以看出是一个时钟读取或者写入两个数据，如图：

我的问题也就是怎么在这个clk90下实现一个时钟对两个数据的读写？各位前辈多多指导啊！

发表于 2013-9-17 20:49

你IOB上有DDR的相关硬件

发表于 2013-9-17 20:49

你IOB上有DDR的相关硬件

发表于 2013-9-17 20:50

你clk0和clk90有两个时钟啊

发表于 2013-9-20 19:38

GoldSunMonkey 发表于 2013-9-17 20:50
你clk0和clk90有两个时钟啊

什么意思，看不明白啊。

发表于 2013-9-23 13:21

GoldSunMonkey 发表于 2013-9-17 20:49
你IOB上有DDR的相关硬件

问题解决了，是我自己理解时序的错误。