谢谢版主回复！
又看了几家的NAND芯片datasheet，包括Hynix, Samsung, Micron，以及一个台厂。他们的时序基本上都是一样的，访问过程包括command latch cycle, address latch cycle, input data cycle, serial data access after read。这四种可能情况下面，都没有提出HiZ高阻态的要求。
MEMxHIZ是要求主机在发出有效的/WE信号之后，让数据线保持一段高阻态，然后再放数据到数据线上。在写的时候，按理说，数据越快放到数据线上，越利于完成数据的setup过程；而不放数据出来却保持一段时间高阻，感觉是自己给自己下绊。
NAND芯片手册在提到serial data access after read的时候都有一个trea的时序要求，具体是在读的情况下为了让NAND把数据放到总线，而让主机等待。这个要求比较合理也容易想明白。但这与MEMxHIZ不是一回事。
所以目前理解下来，有2种可能：
1. 手册上写错了，MEMxHIZ是read only的情况下的，而不是write only情况下的。对应的就是trea参数。
2. MEMxHIZ是没有实际用途的参数，设啥都行；设大一些，就慢些而已，不会影响到操作的对错，只会影响速度。
再讨论下上面的理解是否有问题？
|
楼主
