21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › 如何禁止综合器讲某个信号走BUFG
返回列表 发新帖我要提问

[FPGA] 如何禁止综合器讲某个信号走BUFG

[复制链接]
1840|5
 楼主| 41402169 发表于 2013-10-29 15:34 | 显示全部楼层 |阅读模式
信号, XILINX, ST
大家好，使用xilinx的xst，综合后我并不想某根信号走BUFG全局，哪个原语可以实现？谢谢了
回复

收藏 举报

相关帖子
haitaox 发表于 2013-10-29 17:12 | 显示全部楼层
(* BUFFER_TYPE="NONE" *)    wire       clk_buffer_none;

本帖子中包含更多资源

您需要 登录 才可以下载或查看，没有账号？注册

×
回复

收藏 举报

haitaox 发表于 2013-10-29 17:12 | 显示全部楼层
ise自带的template非常有帮助
回复

收藏 举报

 楼主| 41402169 发表于 2013-10-29 22:36 | 显示全部楼层
谢谢 我当时找了一会没有找到~  
回复

收藏 举报

fenglema 发表于 2013-10-30 17:24 | 显示全部楼层
学习了！高手果然多
回复

收藏 举报

GoldSunMonkey 发表于 2013-10-30 21:04 | 显示全部楼层
很多东西都在手中，只是你不知道啊
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

41402169

1

主题

32

帖子

1

粉丝
快速回复 在线客服 返回列表 返回顶部