FPGA 片间通信问题

发表于 2014-7-25 00:30

如题求大神们指导一二

发表于 2014-7-26 23:00

什么速率的，说详细些

发表于 2014-8-19 19:50

看什么FPGA了

三个等级吧

1）用IO管脚直接连接这个曾经做到过几兆的数据率 bits/s 简单，普遍能用。

2）用FPGA的差分管脚，这个硬件设计的时候要考虑匹配电阻，走线要一般50欧姆阻抗，这个速率看手册吧，具体没在FPGA间试过

3）如果FPGA够高端，带硬件LVDS的话，直接用模块。可以有现成的协议。但是挺贵的。

发表于 2014-8-20 17:14

很简单的问题，关键点有三：
1、片间时钟需要统一，如前级芯片的时钟需要传到后级
2、数据传输需要使用通信协议的方式加包头来防止数据出错
3、那就是fifo咯

发表于 2014-8-20 17:15

我说的是pianjianzhilian

发表于 2014-8-20 21:47

低速的话SPI接口即可

发表于 2014-9-2 17:59

fpga片间通信么问题呀 ~·

FPGA 片间通信问题

相关帖子

浏览过的版块

技术新星奖章

技术高手奖章

以坛为家

欢快之小溪

社区建设奖章