21ic电子技术开发论坛 › 综合技术交流 › EDA 技术 › 新手求解 verilog中的生成块语句 的意思
返回列表 发新帖我要提问

[Quartus] 新手求解 verilog中的生成块语句 的意思

[复制链接]
1794|1
 楼主| 烦恼的维特 发表于 2014-12-21 12:53 | 显示全部楼层 |阅读模式
verilog, Gen, TE, ge, FOR
generate for 好理解，但是 generate if 和generate case 这2个语句 怎么理解？
回复

收藏 举报

相关帖子
 楼主| 烦恼的维特 发表于 2014-12-21 13:18 | 显示全部楼层
在线求解
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

烦恼的维特

2

主题

10

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部