21ic电子技术开发论坛 edge 相关帖子
edge 标签:

edge

最新发表 / 热门讨论

版块 作者 回复/查看 最后发表
这是一个边沿检测,但是我看不懂,我觉得检测不出啦啊,有没有大师可以给讲解一下
geedgeSTRSPOS
FPGA论坛 yushiqian2012 2013-2-24 6 1545 diego01 2013-2-26 15:55
Verilog assign和always 注意事宜 FPGA论坛 FangTT 2013-1-30 12 2104 FangTT 2013-3-18 17:14
大家帮看段程序解释下
edgePOSseosge
FPGA论坛 廊桥拾梦 2013-1-29 7 2220 zyj_hb 2013-2-1 22:25
如何同时使用上升沿和下降沿!?
geedgePOSseos
FPGA论坛 ywert000 2013-1-28 5 2420 薇儿安蓝 2013-1-31 10:31
verilog简单问题求教
verilogckgeedgetc
FPGA论坛 magic_yuan 2013-1-22 25 3161 magic_yuan 2013-3-10 00:22
VGA。。。"negedge rst_n"有无必要? attach_img
edgeRSSTVGAOutput
FPGA论坛 bitshiyan 2013-1-21 14 4749 51xlf 2013-2-1 13:28
该怎么弄?
定时timerTIedgeos
FPGA论坛 hotsauceisme 2013-1-4 5 1572 shiyinjita 2013-1-8 23:44
提高时序和FPGA资源利用率的小技巧
FPGA时序seedge信号
FPGA论坛 ywert000 2012-12-28 2 1273 hawksabre 2012-12-28 18:23
请问复位中有关“异步确立同步释放”的问题
异步geseedgeReset
模拟技术论坛 lanpad 2012-12-11 0 1274 lanpad 2012-12-11 10:55
这样的代码风格好不好呢?
代码geRSedgeST
EDA 技术 feihong777 2012-12-6 11 2136 GoldSunMonkey 2012-12-10 21:50
RADX、Xilinx和ADI联合演示先进的可编程EdgeQAM技术方案 FPGA论坛 RadarEver 2012-11-26 3 1231 GoldSunMonkey 2012-11-27 18:08
RADX、Xilinx和ADI展示最具扩展性EdgeQAM可编程方案(ZT)
ADIXILINX编程edgeOEM
FPGA论坛 jameswangchip 2012-11-12 1 1477 xjsxjtu 2012-11-12 21:22
ISE 中全局时钟缓冲问题
se时钟Resetedgeni
FPGA论坛 zhuxinyu2008 2012-11-12 14 2903 zhushouxi 2012-12-1 20:57
RADX、Xilinx和ADI联合演示先进的可编程EdgeQAM技术方案 FPGA论坛 SuperX-man 2012-10-22 3 1431 GoldSunMonkey 2012-10-23 22:01
求高手指点
edgePOSseosge
嵌入式操作系统论坛 jieyong789 2012-10-12 0 1072 jieyong789 2012-10-12 14:56
请教
geedgePOSSTse
EDA 技术 jieyong789 2012-10-11 17 1523 GoldSunMonkey 2012-10-21 21:25
verilog语言中always语句使用 FPGA论坛 robbins37 2012-10-10 6 3493 GoldSunMonkey 2012-10-11 18:10
MechSoft For SolidEdge v15-ISO 1CD
FORIDEedgesolidISO
EMC&可靠性设计 pybmsk 2012-9-17 0 2172 pybmsk 2012-9-17 10:55
关于alwaysyu语句的问题
edgegeossetc
FPGA论坛 zhoumingzr 2012-9-21 3 1224 Backkom80 2012-9-21 08:16
Verilog assign和always 注意事宜 FPGA论坛 星星之火红 2012-10-13 12 1831 Backkom80 2012-11-14 08:11