标签:

edge

最新发表 / 热门讨论	版块	作者	回复/查看	最后发表

看到一个题，数据在时钟上升沿变化检测这个数据的方法时钟，ge ，AC ，BCD ，edge	FPGA论坛	cuianbin 2013-3-21	12 3808	xjsxjtu 2013-3-23 22:59
自己写的三段式状态机程序，有点问题，请教三段式状态机，ge ，ST ，edge ，RS	FPGA论坛	jlgcumt 2013-3-12	16 3057	xjsxjtu 2013-3-14 20:01
sys_reset复位信号的写法－－提高可靠性 Reset ，信号，异步，edge ，ge	FPGA论坛	DragonKing88 2013-3-7	10 2850	xjsxjtu 2013-3-29 22:52
检测边沿问题 ck ，edge ，POS ，信号，寄存器	FPGA论坛	廊桥拾梦 2013-2-26	8 2455	GoldSunMonkey 2013-3-27 23:27
这是一个边沿检测，但是我看不懂，我觉得检测不出啦啊，有没有大师可以给讲解一下 ge ，edge ，ST ，RS ，POS	FPGA论坛	yushiqian2012 2013-2-24	6 1820	diego01 2013-2-26 15:55
Verilog assign和always 注意事宜 verilog ，ge ，edge ，时序，时序逻辑	FPGA论坛	FangTT 2013-1-30	12 2402	FangTT 2013-3-18 17:14
大家帮看段程序解释下 edge ，POS ，se ，os ，ge	FPGA论坛	廊桥拾梦 2013-1-29	7 2456	zyj_hb 2013-2-1 22:25
如何同时使用上升沿和下降沿！？ ge ，edge ，POS ，se ，os	FPGA论坛	ywert000 2013-1-28	5 2616	薇儿安蓝 2013-1-31 10:31
verilog简单问题求教 verilog ，ck ，ge ，edge ，tc	FPGA论坛	magic_yuan 2013-1-22	25 3497	magic_yuan 2013-3-10 00:22
VGA。。。"negedge rst_n"有无必要? edge ，RS ，ST ，VGA ，Output	FPGA论坛	bitshiyan 2013-1-21	14 5118	51xlf 2013-2-1 13:28
该怎么弄？定时，timer ，TI ，edge ，os	FPGA论坛	hotsauceisme 2013-1-4	5 1774	shiyinjita 2013-1-8 23:44
提高时序和FPGA资源利用率的小技巧 FPGA ，时序，se ，edge ，信号	FPGA论坛	ywert000 2012-12-28	2 1513	hawksabre 2012-12-28 18:23
请问复位中有关“异步确立同步释放”的问题异步，ge ，se ，edge ，Reset	模拟技术论坛	lanpad 2012-12-11	0 1519	lanpad 2012-12-11 10:55
RADX、Xilinx和ADI联合演示先进的可编程EdgeQAM技术方案 ADI ，编程，XILINX ，edge ，赛灵思	FPGA论坛	RadarEver 2012-11-26	3 1473	GoldSunMonkey 2012-11-27 18:08
RADX、Xilinx和ADI展示最具扩展性EdgeQAM可编程方案(ZT) ADI ，XILINX ，编程，edge ，OEM	FPGA论坛	jameswangchip 2012-11-12	1 1876	xjsxjtu 2012-11-12 21:22
ISE 中全局时钟缓冲问题 se ，时钟，Reset ，edge ，ni	FPGA论坛	zhuxinyu2008 2012-11-12	14 3184	zhushouxi 2012-12-1 20:57
RADX、Xilinx和ADI联合演示先进的可编程EdgeQAM技术方案 ADI ，XILINX ，编程，edge ，赛灵思	FPGA论坛	SuperX-man 2012-10-22	3 1716	GoldSunMonkey 2012-10-23 22:01
Verilog assign和always 注意事宜 verilog ，ge ，edge ，时序，时序逻辑	FPGA论坛	星星之火红 2012-10-13	12 2167	Backkom80 2012-11-14 08:11
这样的代码风格好不好呢？代码，ge ，RS ，edge ，ST	EDA 技术	feihong777 2012-12-6	11 2381	GoldSunMonkey 2012-12-10 21:50
边缘检测后如何保持输出一直为1 边缘检测，vr ，ge ，edge ，RS	FPGA论坛	aikimi7 2013-3-17	4 1378	feihong777 2013-3-18 17:19

1 ... 6 7 8 91011 12 13 14 ... 15 / 15 页下一页

扫码关注
21ic 官方微信
扫码关注
嵌入式微处理器
扫码关注
21ic项目外包
扫码关注
21ic视频号
扫码关注
21ic抖音号

京ICP备11013301号

最新发表 / 热门讨论