21ic电子技术开发论坛 vi 相关帖子
vi 标签:

vi

最新发表 / 热门讨论

版块 作者 回复/查看 最后发表
create_ccopt_clock_tree_spec 后面不加任何参数,此时产生的spec file在那里?
createTEckviewvi
新手园地 一亚麻怡 2018-9-10 0 343 一亚麻怡 2018-9-10 12:58
请问MMMC 与multi view 做clock tree有什么区别?
MultiviewviTIck
新手园地 第8号打板工 2018-9-10 0 251 第8号打板工 2018-9-10 13:02
为什么不加约束进行ccopt_design-cts 工具不对tree做balance?
BalanceDesignviewvicreate
新手园地 一片混沌 2018-9-10 0 448 一片混沌 2018-9-10 13:04
基于view做的时钟,为什么skew group 有8个?
Groupview时钟vi
新手园地 白板就是这个 2018-9-10 0 269 白板就是这个 2018-9-10 13:08
问func_HF 和func_ST 没有成功读入
STTEtcnivi
新手园地 哈金 2018-9-10 0 155 哈金 2018-9-10 13:12
怎么报report_ccopt_clock_tree_violations -file violation.rpt?
ReportviTIIOck
新手园地 第三章 2018-9-10 0 158 第三章 2018-9-10 13:16
请问能讲解下吗
IOsetupviTIse
新手园地 白板就是这个 2018-9-10 0 208 白板就是这个 2018-9-10 13:24
修正hold violation的简要流程
viTIIO
新手园地 一片混沌 2018-9-10 0 161 一片混沌 2018-9-10 13:26
Fixing clock tree slew time and max cap violations和有何不同
IOviTIANck
新手园地 第8号打板工 2018-9-10 0 149 第8号打板工 2018-9-10 14:54
lab9 run 完 并没有 C1 violation , 好像 lab 和 说明里的 不相符合啊
LabviTIIO
新手园地 哈金 2018-9-10 0 161 哈金 2018-9-10 17:08
svt是表示什么意思
VIPviip
新手园地 求关注啊 2018-9-10 0 228 求关注啊 2018-9-10 17:16
如何解决Cache alias问题?
CACHEVIPviipge
新手园地 电员师 2018-9-11 0 215 电员师 2018-9-11 07:50
物理综合DCG解密中,DCG中如果有大量timing violation, 要怎么修?
Timing解密viIOdc
新手园地 社畜一枚 2018-9-11 0 327 社畜一枚 2018-9-11 11:44
ASIC设计流程中什么时候修正Setup time violation 和Hold time violation?
setupviTIIOASIC设计
新手园地 求关注啊 2018-9-11 0 435 求关注啊 2018-9-11 12:08
vivado入门资料 attachment
VivadoviAD
FPGA论坛 雷北城 2020-9-3 0 595 雷北城 2020-9-3 16:34
STM32应用定时器 attach_img
定时器STM32TIvini
ST MCU yyller 2020-9-3 0 344 yyller 2020-9-3 18:47
Linux实现智能车库程序源码 新手园地 电员师 2018-9-15 0 227 电员师 2018-9-15 10:10
liunx 配置静态IP 把ens33网卡改成eth0
LIUNXipNETnetworvi
新手园地 第十代火影 2018-9-15 0 358 第十代火影 2018-9-15 10:40
不懂DVC6200调试请看这里
调试TEseviICE
仪器仪表 工控关二爷 2020-9-8 0 1029 工控关二爷 2020-9-8 14:20
Vivado设计流程指导手册(34页)(含安装流程与仿真).pdf attachment
仿真VivadovipdAD
FPGA论坛 雷北城 2020-9-8 0 449 雷北城 2020-9-8 16:16
在线客服