FPGA高速无线通信方案讨论(后续)
2012-12-19 14:00
- FPGA论坛
- 34
- 7592
猴哥真是敬业啊。
共同努力，提高EDA板块的人气
2012-12-5 22:32
- EDA 技术
- 24
- 3012
;P
何为矢量信号收发仪(VST)?
2012-12-1 21:55
- EDA 技术
- 2
- 1950
这个目前很火哦。
16.6安装成功的说下经验？
2012-12-6 22:12
- EDA 技术
- 5
- 1290
版主来呀。
ARM研发主管：Intel的麻烦在于业务模式
2012-12-5 09:27
- EDA 技术
- 5
- 1719
嗯嗯，目前好多人用ARM
请问国内有哪些好的FPGA开发板提供商？
2012-12-5 22:31
- EDA 技术
- 6
- 3251
找猴哥购买啊。
Buy a High-Level Synthesis License Today!
2012-12-10 23:42
- FPGA论坛
- 7
- 2096
穷人啊。
求助：Virtex-5 FPGA设计中,不使用的GTP_DUAL管脚怎么处理
2012-12-8 20:30
- EDA 技术
- 8
- 2583
:L不设分数，猴哥不来的。
有人了解OPENCL技术么？
2012-12-11 21:17
- FPGA论坛
- 8
- 2815
等待猴哥
TFTP
2012-12-10 08:29
- FPGA论坛
- 7
- 2203
这是什么意思呢？
视频：IO引脚规划功能介绍
2013-1-6 20:37
- FPGA论坛
- 16
- 2157
猴哥，能翻译么？？
视频：Verifying your Vivado HLS Design
2013-1-1 12:39
- FPGA论坛
- 17
- 2117
什么功能呢？
有关2012.2 Vivado 时序 - 什么是 TNS、WNS、THS 和 WHS?
2012-12-9 17:29
- FPGA论坛
- 2
- 5960
学习了。
别的电脑上的ISE工程放到本电脑上后使用ModelSim仿真时出错的解决办法
2012-12-9 17:19
- FPGA论坛
- 1
- 1959
希望大家支持啊。
我与赛灵思的2012--在领先一代的All Programmable产品中快乐前行
2013-1-5 13:48
- FPGA论坛
- 170
- 16140
真是不错啊。
verilog学习五点经验分享
2017-4-16 18:24
- FPGA论坛
- 61
- 20736
4.如何提高电路工作频率对于设计者来说，我们当然希望我们设计的电路的工作频率（在这里如无特别说明，工作 ...
3.时序是设计出来的
我的boss有在华为及峻龙工作的背景，自然就给我们讲了一些华为及altera做逻辑的一些东 ...
2.代码规范。
a.设计要参数化。比如一开始的设计时钟周期是30ns，复位周期是5个时钟周期，我们可以这么写： ...
2
3
近期访客