关于运放正负输入，看这个图
2007-10-30 09:36
- 模拟技术论坛
- 9
- 4235
奇怪，我按照上图接法，怎么差分输出上一个有动静，另一个没有反应呢？应该是输出两个相反的波形才对。 ...
请问“输入信号为负时，差放输入端并不为负”是什么意思？ 芯片内部给抬高了？ ...
认为应该串电容，只要负的信号就可以抬高到正的输入范围内。
DDS
2007-10-25 12:45
- EDA 技术
- 3
- 2501
可行？ 那么FPGA要跑多高的速度才可以达到上述的条件？
请问如何消除过冲
2007-10-24 09:35
- 模拟技术论坛
- 2
- 2720
要不就串个电阻
输出低频率信号的问题
2007-10-15 17:43
- 模拟技术论坛
- 5
- 2264
多谢，是写的时许不对，错一个导致
http://bbs.21ic.com/upfiles/img/200710/20071015145236254.jpg
关于运放带款？
2007-10-12 08:53
- 模拟技术论坛
- 4
- 2665
感觉还是有问题，不应该除掉1.4，每一及应该除掉0.7个人认为才对，本来是串联的。 ...
呵呵，他的上面说1000是-3DB的，到了这个地方有变成真正的1000了
计算机上的12v转换为正负5v，那位有比较好的方法？
2007-10-13 10:57
- 侃单片机论坛
- 9
- 5707
我用的着个工控计算机没有-5v的电压，向用12转化一下，这样变低，电压波纹什么的都应该好些（个人认为） ...
可否在一个板子上用两个MC34063，产生一正一负的5v？
关于运放前端绿波的问题
2007-9-18 12:27
- 模拟技术论坛
- 4
- 2605
不使得信号变得更微弱的条件是什么呢？请不吝赐教，谢谢。
请教大家一个小信号放大时滤波电路的问题
2010-7-5 11:27
- 模拟技术论坛
- 5
- 3661
请问，楼主所说的“通常经过首级放大器，都会加高低通滤波电路。那么一般都是加一个二阶压控电压源低通，再 ...
问高手个问题，关于clock setup
2007-8-28 10:46
- EDA 技术
- 2
- 2580
我想中间如果加了multicycle，虽然可以解决setup不够的问题，但是数据的传输从本来想一个时钟就传过去，变 ...
hi,我用verilog写的程序可否编译成一个库,让
2007-8-27 18:04
- EDA 技术
- 2
- 2828
综合后生成的.pof或者.sof文件？别的文件可以直接调用这个文件里的函数？
QuartursII调用ROM警告：大侠帮忙
2007-8-27 08:53
- EDA 技术
- 2
- 2464
......
请问大家在fpga里能不能实现正弦插值啊！
2008-4-21 11:53
- EDA 技术
- 2
- 3080
......
关于延时问题（VHDL）
2007-8-29 21:47
- EDA 技术
- 6
- 2963
......
高手注意了，我们准备出几万元购买一个FIR程序
2007-8-5 19:56
- EDA 技术
- 3
- 2658
谢谢，tnnd，关键是使用的altera的fpga。郁闷不郁闷吧。
【内幕】EDA软件青越锋抄袭大曝光！！
2007-8-2 08:12
- EDA 技术
- 12
- 3627
抄就抄吧，以后漫漫更改嘛，这就是站在巨人肩膀上发展的道理。
2
3
近期访客