这样的时序报告合格吗
2012-3-29 20:37
- FPGA论坛
- 11
- 2133
7# aikimi7 我知道这是对IO的约束。。
Verilog小数定标问题
2012-3-26 10:10
- FPGA论坛
- 0
- 1574
Verilog表示小数可采用数的定标来实现。我现在的问题是：
代码里我需要进行数的乘法和加法，所以我把原来8 ...
Verilog小数定标问题
2012-3-28 20:24
- FPGA论坛
- 6
- 2515
这样算不算流水线呢？
2012-3-29 18:35
- FPGA论坛
- 6
- 2138
模块例化问题
2012-4-13 16:49
- FPGA论坛
- 11
- 2843
Verilog中参数型常量问题
2012-4-24 10:22
- FPGA论坛
- 7
- 3672
新手一个关于原理图设计方法的问题，望解答！！
2012-4-13 23:45
- FPGA论坛
- 6
- 1863
有没有做过FPGA驱动TFT-LCD的？
2012-5-3 17:03
- FPGA论坛
- 6
- 3536
关于FPGA实现串口通信
2012-4-23 19:57
- FPGA论坛
- 10
- 2745
2
3
近期访客