新做的板子，上图
2018-7-4 14:11
- FPGA论坛
- 27
- 4854
丝印字体细一些吧，粗了的话，字一小就糊在一起了。
Virtex6如何输出时钟驱动3.3V的电平？
2014-2-25 11:25
- FPGA论坛
- 5
- 2189
美信是有很多电平转换芯片，但是貌似延迟再小也有个几纳秒，楼主时钟是200M，也就是周期5ns，如果用电平 ...
ISE里怎么生成自己的IP？
2013-7-7 11:38
- FPGA论坛
- 9
- 1531
是不是用XPS用个IP核哟
CPLD的罕见问题
2013-7-8 09:48
- FPGA论坛
- 13
- 2002
板上有的时候会有意想不到的感应电压，我现在做的板上有3种输入电源，这3种电源之间无任何连接，相互分开的 ...
5VAD与3.3VCPLD连接问题
2013-7-6 22:22
- FPGA论坛
- 20
- 2994
就是手册上只说了能兼容5V点评，也没说能承受多大的电流，莫非我自己试试，看多大电流，引脚就烧掉了:P ...
最近用xilinx公司的XC95低功耗版本的CPLD，工作电压时3.3V，VCCO也用了3.3V，看PDF上写，输入能兼容5VTTL ...
晒晒新做的CYCLONE IV核心板 EP4CE15 共享原理图和测试程序
2024-11-22 13:58
- FPGA论坛
- 1495
- 146097
哇塞，好强大
共享我的《iCore》 FPGA / ARM 双核心板
2024-2-19 14:17
- FPGA论坛
- 865
- 91145
支持楼主，越做越好。
FPGA设计经典书籍-资料汇总下载
2019-12-20 10:03
- FPGA论坛
- 256
- 40802
楼主辛苦啦！顶一个！！
自制Spartan3开发板取得成功
2016-12-28 17:17
- FPGA论坛
- 19
- 3378
我也不知道，反正我想瞎折腾点啥，总能找到合适的切入口，评板也偷偷给做一块出来玩哈哈 ...
就是自己画了块FPGA，不算开发板哦。。。估计国企才肯给你这么奢侈得做电路板 ...
fpga输出时钟
2013-1-25 08:12
- FPGA论坛
- 12
- 3518
串个电容一般就可以滤掉直流了呀，再试试呗
不能烧程序进flash
2013-1-24 13:44
- FPGA论坛
- 5
- 3711
弱弱的问一句，经常将配置设成上电加载PROM模式，然后发现直接烧JTAG也可以用，断电又恢复到PROM内的程序 ...
FPGA调试工具chipscope （中文教程
2013-3-1 10:39
- FPGA论坛
- 15
- 3983
有用的东西，谢啦
FPGA教程，串口调试
2016-12-13 17:42
- FPGA论坛
- 16
- 2883
来看看是什么呢
2
3
近期访客