Image
Image

atua

+ 关注

粉丝 1     |     主题 0     |     回帖 250

“能做”与“做好”的关系
门控时钟
2013-10-1 17:53
  • FPGA论坛
  • 34
  • 9420
  组合逻辑的输出作为时钟使用,就算是门控时钟  
20nm FPGA的时代就要来了~
2012-9-11 11:20
  • FPGA论坛
  • 5
  • 1884
  啥时候量产真不好说  
异构处理器开发趋势:用OpenCL开发嵌入式混合代码
2012-9-14 22:18
  • FPGA论坛
  • 9
  • 2109
  A家支持这个.  
基于FPGA的高动态范围图像信号处理
2012-9-19 11:38
  • FPGA论坛
  • 6
  • 2424
  Lattice啊  
FPGA的高级学习计划
2012-11-8 00:23
  • FPGA论坛
  • 37
  • 4698
  看着有点乱  
显示控制技术的技术瓶颈
2012-11-18 17:28
  • FPGA论坛
  • 8
  • 2362
  LED显示控制的方案绝大多数都是基于FPGA的,只要有新的idea,就可以利用FPGA来实现啊 ...  
成功的开始最重要!FPGA入门心得
2012-10-8 21:27
  • FPGA论坛
  • 4
  • 1561
  呵呵,高手在民间  
FPGA入门之我见
2019-12-4 12:10
  • FPGA论坛
  • 137
  • 56247
  楼主辛苦了,码了这么多字。 软件工具、语言、FPGA硬件结构、数字系统的分析设计能力,这四项是评价FPGAer ...  
一个牛人对FPGA的理解--太可怕了!
2013-11-8 20:32
  • FPGA论坛
  • 30
  • 9809
  13# xjsxjtu :lol 一针见血啊  
FPGA基础-定点小数运算
2012-11-12 14:46
  • FPGA论坛
  • 11
  • 2605
  看着头疼。。。  
郁闷!资源装不下了。。。
2012-10-31 11:23
  • FPGA论坛
  • 42
  • 6570
  32# sleepybear 时钟分发这个没办法,音频输入部分速度应该不高,可以考虑用一个高速时钟做同步吗?如 ...  
  需要很多时钟?能简单介绍下吗?为啥需要那么多时钟?  
  综合报告只有参考意义,如果MAP失败,可以设置MAP选项优化资源利用率。  
时序的几个概念
2012-10-23 22:02
  • FPGA论坛
  • 16
  • 2980
  时序问题是FPGA设计的一个重要的的方面,但不是全部,不要神秘化,如果仔细分析设计中的问题,你会发现真 ...  
system generator硬件协同仿真时序不收敛的简单解决办法
2012-10-25 17:06
  • FPGA论坛
  • 6
  • 3061
  latency参数变了,core的处理方式也就变了,内部的架构和流水线等都会跟着变化,只要综合考虑系统的性能要 ...  
7系列参考时钟的抖动的描述方式改变
2012-11-1 22:08
  • FPGA论坛
  • 3
  • 1943
  赞啊,猴版给力!  
关于插入CHIPSCOPE带来的时序干扰
2013-1-27 14:43
  • FPGA论坛
  • 10
  • 3544
  不稳定是指什么? 另外,这不能称之为“时序干扰” 建议仔细检查你的设计,应该还是设计本身有问题。 ...  
  可以肯定设计有问题  
Timing Closure on FPGAs
2012-12-5 19:05
  • FPGA论坛
  • 7
  • 1898
  找中文版的Xcell  
我与赛灵思的2012--在领先一代的All Programmable产品中快乐前行
2013-1-5 13:48
  • FPGA论坛
  • 170
  • 16241
  这个绝对要顶啊  
2
3
近期访客